



KAPITAŁ LUDZKI
NARODOWA STRATEGIA SPÓJNOŚCI

UNIA EUROPEJSKA
EUROPEJSKI
FUNDUSZ SPOŁECZNY



„Architektura komputerów” „Magistrale. Transmisja równoległa i szeregową.”

Prezentacja jest współfinansowana przez
Unię Europejską w ramach
Europejskiego Funduszu Społecznego w projekcie pt.


*„Innowacyjna dydaktyka bez ograniczeń - zintegrowany rozwój Politechniki Łódzkiej -
zarządzanie Uczelnią, nowoczesna oferta edukacyjna i wzmacniania zdolności do
zatrudniania osób niepełnosprawnych”*

Prezentacja dystrybuowana jest bezpłatnie






Struktura systemu komputerowego



Magistrala


- Połączenia między procesorem, pamięcią i urządzeniami wejścia/wyjścia mają zazwyczaj architekturę magistrali
 - Magistrala adresowa
 - Magistrala danych
 - Magistrala sterująca







Interfejs pamięci

Odczyt



Zapis





Rodzaje pamięci

- RAM
 - Random Access Memory
 - Pamięć, do której można zarówno zapisywać, jak i odczytywać
 - Traci zawartość po wyłączeniu zasilania
- ROM
 - Read-Only Memory
 - Ustalona zawartość
 - Nie traci zawartości po wyłączeniu
 - Wersja programowalna - pamięć FLASH
 - W komputerach PC - BIOS (Basic Input/Output System)




Przepustowość i opóźnienie

- Najważniejszymi parametrami magistrali są jej przepustowość i opóźnienie
 - Przepustowość
 - MB/s (megabajty na sekundę), Mb/s (megabity na sekundę)
 - Opóźnienie
 - ns




Budowa systemu komputerowego z magistralą PCI





- PŁYTA GŁÓWNA - (ang. mainboard lub motherboard) stanowi najważniejszy element całego komputera, jest jego swoistym kręgosłupem stanowiącym bazę do instalowania pozostałych elementów komputera.
 - Za jej pośrednictwem odbywa się wzajemna komunikacja między poszczególnymi zainstalowanymi w komputerze urządzeniami.
 - Od jej rodzaju zależy jakimi możliwościami rozbudowy będzie dysponował komputer, jakie urządzenia będzie mógł obsługiwać oraz decyduje o wyborze komponentów z jakimi będzie mógł współpracować - rodzaj procesora, pamięci, kart rozszerzających czy obudowy.

Płyta główna z magistralą PCI



- 1) BIOS
- 2) gniazdo procesora
- 3) North bridge
- 4) South bridge
- 5) gniazdo SATA
- 6) gniazdo AGP
- 7) gniazda PCI
- 8) gniazda pamięci
- 9) gniazda ATA
- 10) PS/2



Płyta główna - parametry

- Producent
- Podstawka
- Obsługiwane procesory
- Chipset
- Magistrala
- Obsługiwana pamięć
- Maksymalna ilość pamięci
- Złącza rozszerzeń
- Kontrolery dysków
- Macierz RAID
- Karta graficzna
- Karta dźwiękowa
- Karta sieciowa
- Porty zewnętrzne
- Standard płyty




- Chipset stanowi "serce" płyty głównej i odpowiada za sterowanie przepływem strumienia danych. Zwykle jest podzielony logicznie na dwa osobne układy, tzw. mostki:
 - Mostek południowy (ang. south bridge)
 - Współpraca z urządzeniami we/wy, np. dyskiem, kartami rozszerzeń, układ dźwiękowy, modem oraz kontroler sieci LAN.
 - Mostek północny (ang. north bridge)
 - Wymiana danych między pamięcią a procesorem, sterowanie magistralą AGP, PCI oraz PCI Express






Chipset

- Kontroluje przepływ danych (bitów) pomiędzy poszczególnymi podzespołami podłączonymi do płyty głównej, takimi jak: dyski twarde, porty, gniazda rozszerzeń, pamięć RAM itp. Od ang. chip set - zestaw układów scalonych.
- Chipset może zawierać elementy:
 - sterownik pamięci operacyjnej (RAM), korekcji błędów, szybkości taktowania magistrali pamięci oraz dopuszczalnej ilości pamięci RAM.
 - sterownik magistrali PCI Express, PCI, ISA, AGP.
 - sterownik IDE/EIDE, SATA lub SCSI.
 - sterownik przerw IRQ i kanałów DMA.
 - zegar czasu rzeczywistego RTC.
 - sterownik klawiatury, myszy (portów PS/2).
 - sterownik napędów dysków elastycznych (FDD). portu szeregowego, równoległego i portów USB.
 - oszczędne zarządzanie energią



Płyta główna - wejście/wyjście






Magistrale wejścia/wyjścia

- ISA (Industry Standard Architecture)
 - 16-bitowe złącze do obsługi starszych urządzeń
- PCI (Peripheral Component Interconnect)
 - 32-bitowe standardowe złącze stosowane we współczesnych komputerach (są wersje 64-bitowe) (133 - 533 MB/s)
 - PCI-X - do 8 GB/s
 - PCI Express - (PCIe, PCI-E) (500 - 8000 MB/s)
- AGP (Accelerated Graphis Port)
 - Magistrala służąca do podłączenia karty graficznej (264 - 2112 MB/s)
- USB (Universal Serial Bus)
 - magistrala umożliwiająca łańcuchowe dołączanie urządzeń zewnętrznych (modemów, drukarek) (480 Mb/s)
- Porty równoległe (Parallel Ports) Centronics
- Porty szeregowo (Serial Ports) RS-232C

Porównanie przepustowości magistral






Złącza magistral PCIe x16, PCI, PCIe x8 i PCI-X




Transmisja szeregową i równoległą

- Transmisja równoległa - 8/16/32/64 linie danych i linia zegara do synchronizacji




- Transmisja szeregową - jedna linia danych, zwykle brak linii zegara
 - Zegar generowany w odbiorniku



Zalety transmisji szeregowej

- Mniej przewodów
- Brak konieczności wyrównania opóźnień na poszczególnych liniach danych




Odtwarzanie sygnału zegara

- Na poprzednim slajdzie przedstawiono transmisję w standardzie RS232
 - Prędkości transmisji do 115200 b/s
- W tym standardzie zegar generowany jest niezależnie w nadajniku i odbiorniku
 - Odchyłka częstotliwości nie może przekroczyć 10%
- Przy szybszych protokołach brak jest bitów startu i stopu, a częstotliwość zegara odbiornika jest odtwarzana na podstawie przejść między stanem wysokim a niskim i odwrotnie
 - Odbiornik dopasowuje swoją częstotliwość do częstotliwości nadajnika obserwując sygnał danych


Kodowanie przy transmisji szeregowej

- Non-Return to Zero (NRZ)
 - 1 → stan wysoki; 0 → stan niski
 - Wada: trudno odtworzyć zegar, gdy występuje długa sekwencja zer lub jedynek



Kodowanie przy transmisji szeregowej


- Non-Return to Zero Inverted (NRZI)
 - 1 → zmiana stanu; 0 → brak zmiany
 - Rozwiązuje problem długich sekwencji jedynek, ale nie długich sekwencji zer



Kodowanie przy transmisji szeregowej

- Manchester

- 1 → zmiana stanu z wysokiego na niski; 0 → zmiana z niskiego na wysoki
- Problem: podwojona częstotliwość sygnału





Kodowanie przy transmisji szeregowej

- 4-bit/5-bit
 - Poprawia efektywność kodowania w stosunku do kodowania Manchester, unikając długich odcinków sygnału o stałym poziomie
 - Każde 4 bity sygnału oryginalnego zamieniane są na 5 bitów tak, aby w dowolnej sekwencji bitów nie występowały więcej niż trzy kolejne zera
 - Wynik zakodowany jest przy pomocy NRZI
 - 80% efektywności

4-bit	5-bit	4-bit	5-bit
0000	11110	1000	10010
0001	01001	1001	10011
0010	10100	1010	10110
0011	10101	1011	10111
0100	01010	1100	11010
0101	01011	1101	11011
0110	01110	1110	11100
0111	01111	1111	11101



- Przy zapisie lub transmisji danych mogą występować błędy
- W celu ich wykrywania i poprawiania stosuje się kodowanie nadmiarowe
- Najprostszymi przypadkami to kilkukrotne powtórzenie tej samej informacji
 - Dwukrotne w celu wykrycia błędu
 - Trzykrotne w celu poprawienia błędu
- Jest to rozwiązanie bardzo nieefektywne



- Wykrycie pojedynczego błędu jest możliwe przy pomocy bitu parzystości
- Do każdej paczki bitów (np. ośmiu) dodaje się pojedynczy bit - taki, aby liczba bitów w całej dziewięciobitowej grupie była parzysta

– $d_0 d_1 d_2 d_3 d_4 d_5 d_6 d_7 p$

- $p = d_0 \oplus d_1 \oplus d_2 \oplus d_3 \oplus d_4 \oplus d_5 \oplus d_6 \oplus d_7$

- $\oplus = \text{XOR}$

- Przykład:

– 111001011





Kod Hamminga

- Kod Hamminga pozwala na poprawienie błędów pojedynczych i wykrycie niektórych błędów wielokrotnych
 - Wszystkie pozycje bitów, które są potęgami dwójki, są użyte jako bity parzystości
 - Wszystkie pozostałe pozycje służą do kodowania danych
 - Każdy bit parzystości obliczany jest na podstawie parzystości pewnych bitów w kodowanym słowie. Pozycja bitu parzystości określa które bity mają być sprawdzane, a które pomijane. Numeracja bitów zaczyna się od 1, natomiast jako pierwszy jest sprawdzany bit na pozycji $n+1$.
 - Pozycja 1 ($n=1$): sprawdź 0 bitów ($n-1$), pomiń 1 bit (n), sprawdź 1 bit (n), pomiń 1 bit, etc.
 - Pozycja 2 ($n=2$): sprawdź 1 bit ($n-1$), pomiń 2 bity, sprawdź 2 bity, pomiń 2 bity, etc.
 - Pozycja 4 ($n=4$): sprawdź 3 bity, pomiń 4 bity, sprawdź 4 bity, pomiń 4 bity, etc.
 - ...
 - Pozycja i ($n=i$): sprawdź $i-1$ bitów, pomiń i bitów, sprawdź i bitów, pomiń i bitów, etc.



Kod Hamminga - przykład

- Obliczmy kod nadmiarowy dla wiadomości $x=0110101$.
 - Zapiszmy najpierw to słowo zostawiając miejsca na bity nadmiarowe:
 - `__0_110_101`
 - Obliczamy x_1 : `__0_110_101` $\rightarrow x_1=0\oplus1\oplus0\oplus1\oplus1=1$
 - Obliczamy x_2 : `1_0_110_101` $\rightarrow x_2=0\oplus1\oplus0\oplus0\oplus1=0$
 - Obliczamy x_4 : `100_110_101` $\rightarrow x_4=1\oplus1\oplus0=0$
 - Obliczamy x_8 : `1000110_101` $\rightarrow x_8=1\oplus0\oplus1=0$
- Zakodowana wiadomość: 10001100101
- Kod nadmiarowy y : 1000



Kod Hamminga - przykład

- Po odebraniu wiadomości należy obliczyć syndrom błędu. Syndrom równy 0 oznacza, że błąd nie wystąpił. Syndrom różny od 0 oznacza błędy w czasie transmisji.
- Załóżmy, że odebrano ciąg bitów 10001100100 (czyli wystąpił błąd na ostatniej pozycji).
 - Kod nadmiarowy przesłany w tej wiadomości to $y=1000$.
 - Gdy odbiorca obliczy kod nadmiarowy, stwierdzi, że różni się on od y :



Kod Hamminga - przykład

- Obliczamy x_1 : $\underline{1}000\underline{1}1\underline{0}0\underline{1}00 \rightarrow x_1 = 0 \oplus 1 \oplus 0 \oplus 1 \oplus 0 = 0$
- Obliczamy x_2 : $\underline{1}000\underline{1}1\underline{0}0\underline{1}00 \rightarrow x_2 = 0 \oplus 1 \oplus 0 \oplus 0 \oplus 0 = 1$
- Obliczamy x_4 : $\underline{1}000\underline{1}1\underline{0}0\underline{1}00 \rightarrow x_4 = 1 \oplus 1 \oplus 0 = 0$
- Obliczamy x_8 : $\underline{1}000\underline{1}1\underline{0}0\underline{1}00 \rightarrow x_8 = 1 \oplus 0 \oplus 0 = 1$
- Kod nadmiarowy y : 1000
- Kod nadmiarowy y' : 0101
- Syndrom $y \oplus y' = (1 \oplus 0)(0 \oplus 1)(0 \oplus 0)(0 \oplus 1) = 1101$
- Syndrom zapisany w odwrotnej kolejności podaje pozycję, na której wystąpił błąd: $1011_2 = 11_{10}$



KAPITAŁ LUDZKI
NARODOWA STRATEGIA SPÓJNOŚCI

UNIA EUROPEJSKA
EUROPEJSKI
FUNDUSZ SPOŁECZNY



„Architektura komputerów” „Magistrale. Transmisja równoległa i szeregową.”

Prezentacja jest współfinansowana przez
Unię Europejską w ramach
Europejskiego Funduszu Społecznego w projekcie pt.

*„Innowacyjna dydaktyka bez ograniczeń - zintegrowany rozwój Politechniki Łódzkiej -
zarządzanie Uczelnią, nowoczesna oferta edukacyjna i wzmacniania zdolności do
zatrudniania osób niepełnosprawnych”*

Prezentacja dystrybuowana jest bezpłatnie



Politechnika Łódzka

Politechnika Łódzka, ul. Żeromskiego 116, 90-924 Łódź, tel. (042) 631 28 83
www.kapitalludzki.p.lodz.pl